Les collections

Boundary Scan Description Language, BSDL

Boundary Scan Description Language, BSDL

L'analyse des limites est désormais une technologie de test bien établie. Le Boundary scan est utilisé depuis le début des années 1990, lorsque le Joint Test Action Group (JTAG) a conçu une solution pour tester les nombreuses nouvelles cartes qui étaient développées et fabriquées là où il y avait peu d'accès pour les tests. Une fois le balayage des limites établi, une autre étape a été de développer un langage standard qui pourrait être utilisé dans la création de tests de balayage des limites. Avec cela, le langage de développement de scan de frontière a été créé.

Le langage de description Boundary Scan, BSDL, a été conçu comme le langage de programmation standard pour les périphériques Boundary Scan conformes à IEEE 1149.1-1990, et l'intention qu'il devrait être utilisé par les développeurs de tests Boundary Scan, les fabricants de périphériques, les concepteurs ASIC, les fabricants ATE et toute personne utilisant le scan des limites. L'objectif est que BSDL favorise la cohérence dans l'ensemble de l'industrie électronique. En outre, il permettra la spécification de toutes les fonctions de balayage des limites sur un périphérique d'une manière plus utile et cohérente.

Introduction de BSDL

Le langage de description Boundary Scan est né du développement de la philosophie de test Boundary Scan. La norme initiale IEE 1149.1 décrivant le balayage des limites a été approuvée et publiée en 1990, et en conséquence l'utilisation des techniques de balayage des limites a commencé à se développer. La prochaine révision de la norme a eu lieu en 1993, mais en 1994, une autre révision a eu lieu, et celle-ci a incorporé le langage de description de l'analyse des limites.

Qu'est-ce que BSDL?

Le langage de description de Boundary Scan permet aux utilisateurs de fournir une description de la manière dont le Boundary Scan s'applique aux différents périphériques. Étant donné que chaque utilisateur aura tendance à appliquer la norme de balayage des limites d'une manière légèrement différente, il est nécessaire d'exprimer les tests d'une manière compréhensible, spécifique et utilisable.

BSDL est écrit dans un sous-ensemble de VHDL. VHDL ou VHSIC Hardware inscription Language, est couramment utilisé comme langage d'entrée de conception pour les FPGA et les ASIC dans l'automatisation de la conception électronique des circuits numériques, et en tant que tel, il est idéal pour travailler avec le balayage de frontière car la conception de nombreuses puces est effectuée à l'aide de ce langage. Cependant, BSDL est un «sous-ensemble et une pratique standard» de VHDL, c'est-à-dire que la portée de VHDL est limitée pour cette application.

Lors de la conception de BSDL, il y avait deux critères principaux pour la langue:

  • il devrait être facile à utiliser
  • il doit être analysé par un ordinateur de manière simple et sans ambiguïté

BDSL permet des descriptions précises et utiles des fonctionnalités d'un appareil qui utilise l'analyse des limites. Le langage peut être utilisé par les outils d'analyse des limites pour utiliser les fonctionnalités de l'appareil afin de permettre la génération de programmes de test, le diagnostic des pannes ainsi que d'être utilisé dans toute analyse de testabilité.

Bien que le langage de description Boundary Scan, BSDL, ne soit pas un langage qui peut être poursuivi pour les descriptions de matériel, mais un langage qui peut être utilisé pour définir les caractéristiques de transport de données de l'appareil, c'est-à-dire comment il capture, déplace et met à jour les données. Ceci est ensuite utilisé pour définir la capacité de test.

Le fichier BSDL comprend les données suivantes:

  • Déclaration d'entité: La déclaration d'entité est une construction VHDL utilisée pour identifier le nom du périphérique décrit par le fichier BSDL.
  • Paramètre générique: Le paramètre générique est la section du fichier BSDL qui spécifie quel package est décrit.
  • Description du port logique: Cette description répertorie toutes les connexions sur l'appareil. Il définit ses attributs de base, c'est-à-dire si la connexion est une entrée (en bit;), sortie (bit de sortie;), bidirectionnelle (bit d'entrée-sortie;) ou si elle n'est pas disponible pour le balayage de frontière (bit de liaison;).
  • Cartographie des broches du paquet: Le mappage de broches de package est utilisé pour déterminer les connexions internes dans un circuit intégré. Il détaille la façon dont les électrodes de la puce de l'appareil sont câblées aux broches externes.
  • Utilisez des déclarations: Cette instruction est utilisée pour appeler les packages VHDL qui contiennent les données référencées dans le fichier BSDL.
  • Identification du port de numérisation: L'identification du port de balayage identifie les broches particulières qui sont utilisées pour l'implémentation de balayage de frontière / JTAG. Ceux-ci incluent: TDI, TDO, TMS, TCK et TRST (si utilisé).
  • Description du TAP: Cette entité fournit des informations supplémentaires sur l'analyse des limites ou la logique JTAG de l'appareil. Les données incluses comprennent: la longueur du registre d'instructions, les opcodes d'instructions, l'IDCODE de l'appareil, etc.
  • Description du registre des limites: Cette description fournit la structure des cellules Boundary Scan sur l'appareil. Chaque broche sur un appareil peut avoir jusqu'à trois cellules Boundary Scan, chaque cellule se composant d'un registre et d'un verrou.

Le langage de description de Boundary Scan, BSDL, est largement utilisé au sein de la communauté JTAG, Boundary Scan pour permettre de définir des informations cohérentes, précises et utiles pour un périphérique compatible avec Boundary Scan. De cette manière, la puce peut être incorporée dans une conception et ses capacités utilisées au maximum de la manière la plus efficace.


Voir la vidéo: JTAG Xilinx FPGA Programming using Raspberry Pi (Juillet 2021).